国内首款自主可控，匹配军工特点要求，覆盖双GJB编码规范的RTL设计代码缺陷检查管理平台
白皮书

产品概述

VHawk-Lint，国内首款匹配军工特点要求，针对主流硬件设计语言 Verilog HDL、SystemVerilog、VHDL 的代码缺陷检查管理平台。平台能够对 HDL 代码的编码风格、可综合性、可重用性、时钟复位、跨时钟域以及状态机等潜在设计缺陷进行一站式管理，包括自动化检测、缺陷跟踪等。
VHawk-Lint 支持 GJB9765-2020、GJB10157-2021、Do254、Xilinx、Altera、RMM、Starc 等主流 HDL 编码规则集，能够高效的对 ASIC 及 FPGA 的设计编码质量进行检查和评估，协助用户提高代码编码质量，可以有效降低后续验证及返工带来的经济和时间成本。

产品优势

双国军标覆盖率最佳，多种行业规则支持

支持 GJB9765-2020 军用可编程逻辑器件软件编程语言 VHDL 安全子集、GJB10157-2021 军用可编程逻辑器件软件 Verilog 语言编程安全子集，支持包括 RMM Do254 Xilinx Altera Starc 在内的主流商业编码规则集，支持规则集自定义及规则定制开发服务。

全面的语言特性支持

全面支持主流的 Verilog HDL/VHDL/Verilog SystemVerilog 硬件设计语言， 全面兼容 IEEE-1364-2001 Verilog 语言标准、IEEE1076-2002 VHDL 语言标准以及 IEEE-1800System Verilog 语言标准，支持多语言混合项目检测。

高效及深度的本地化定制服务

全本土化技术研发及技术支持团队，提供包括检测报告模板、规则集、平台集成等深度定制化服务。

研发IDE支持

VHawk-Lint 提供 IDE 环境，可在编码过程中实现实时侦错

单条规则参数可配置

支持单条规则的检测参数配置，例如命名规则中可以通过正则表达式设定不同的命名风格检查规范；解决不同应用场景下对规则的检查范围、判定依据进行精细化调整的需求。

多平台适配部署

适配 Windows7/10/Server 平台， 适配主流 Linux 平台，适配国产麒麟操作系统平台。支持本地、服务器多端部署方式，服务器端部署支持三员管理。

产品功能

HDL代码静态检查能力

VHawk 使用基于编码规则的 HDL 代码静态分析技术，能够自动检查并发现 HDL 代码中的缺陷代码，全面覆盖Verilog/VHDL/System-Verilog代码的编码规则检查功能需求。

违规代码精确定位、协助修复缺陷

VHawk提供灵活的违规代码定位跳转功能，在代码编辑界面高亮提示违规代码，提供了状态机转换图等多种直观图示，帮助用户快速定位和修复Verilog/VHDL/SystemVerilog代码中的设计缺陷。

丰富的内置规则集、支持自定义规则集

VHawk 支持主流的Do254、Altera、RMM、Xilinx、Starc等行业编码规则集，独有支持GJB9765-2020、GJB 10157-2021军用编码规则集，支持自定义规则集。

检查结果管理

支持项目级的检测结果跟踪及统计，提供多种统计图表帮助用户掌握项目代码质量的变化。支持检测结果的审计及一键式检测报告自动生成，提供多种检测报告模板。

服 务 热 线