VShark具备出色的多语言兼容性，可无缝支持 SystemVerilog、Verilog、VHDL 及混合语言设计。
依托强大的全场景仿真能力，VShark能够覆盖从 RTL 到门级的完整设计流程，同时支持功能仿真与时序仿真。
在调试与分析环节，VShark 提供断点设置、单步调试、实时波形显示及信号修改等丰富功能，还支持代码与功能覆盖率分析，并兼容 UVM1.2 验证框架，帮助工程师快速定位问题、优化设计，显著提升验证效率与质量。
产品概述
产品优势
自主可控
核心技术自主可控，不受国际环境变化的约束，兼容多种主流国产硬件平台和操作系统。
统一编译数据库：多语言兼容支持
构建统一编译数据库，支持混合语言设计，实现跨语言代码的协同仿真
仿真能力与仿真性能兼备
采用基于事件驱动的编译型仿真技术，能够全面覆盖RTL级、门级等常见仿真需求。同时采用先进的编译器优化技术、运行时调度优化技术保障仿真工具拥有优异的仿真性能。
产品功能
多语言设计输入与编译
支持 SystemVerilog、Verilog、VHDL及混合语言仿真。构建统一编译数据库，编译数据库本身支持跨平台;编译与解释模型结合，兼顾性能优化与调试交互。
调试与分析
断点设置、单步调试、实时波形显示、信号修改；代码和功能覆盖率分析；兼容UVM1.2验证框架。
性能优化与可扩展性
单核性能突出，可支撑千万门级项目。
用户交互与集成
预置 Vivado仿真库，继承 ModelSim用户操作习惯；界面与编译仿真命令引擎可独立运行。
国产化与定制化
多平台及国产系统适配；报告定制；支持定制场景仿真模型，如故障注入场景。
功能仿真执行
RTL与门级仿真
功能及时序仿真